STA335BWS.pdf 데이터시트 (총 30 페이지) - 파일 다운로드 STA335BWS 데이타시트 다운로드

No Preview Available !

STA335BWS
www.datasheet4u.com
2.1-channel high-efficiency digital audio system
Features
! Wide supply voltage range
– 4.5 V to 21.5 V operating
– 24 V absolute maximum rating
! Three power-output configurations
– 2-channel ternary PWM (stereo mode)
(2 x 20 W into 8 at 18 V)
– 3-channel (left, right using binary and LFE)
ternary PWM (2.1 mode) (2 x 9 W +
1 x 20 W into 2 x 4 , 1 x 8 at 18 V)
– 2-channel ternary PWM (2 x 20 W) +
stereo lineout ternary
! 2.1 channels of 24-bit DDX®
! 100 dB SNR and dynamic range
! Selectable 32 kHz to 192 kHz input sample
rates
! I2C control with selectable device address
! Digital gain/attenuation +48 dB to -80 dB in
0.5 dB steps
! Software volume update
! Individual channel and master gain/attenuation
! Dual independent limiters/compressors
! Dynamic range compression or anti-clipping
modes
! Automodes
– 15 preset cross-over filters
– 5 preset anti-clipping modes
– Preset night-time listening mode
! Individual channel and master software and
hardware mute
! Independent channel volume and DSP bypass
! Automatic zero-detect mute
! Automatic invalid input detect mute
PowerSSO-36
Exposed pad down
! 2-channel I2S input data interface
! Input and output channel mapping
! 4 x 28-bit user programmable biquads (EQ) per
channel
! Up to 3 different EQ coefficients settings can
be stored and selected using I2C interface
! Bass/treble tone control
! DC-blocking selectable high-pass filter
! Selectable de-emphasis
! Sub channel mix into left and right channels
! Advanced AM interference frequency
switching and noise-suppression modes
! Selectable high or low-bandwidth
noise-shaping topologies
! Variable max power correction for lower
full-power THD
! Selectable clock input ratio
! 96 kHz internal processing sample rate,
24 to 28-bit precision
! Thermal overload and short-circuit protection
embedded
! Video application: 576 x fs input mode
supported
! PowerSSO-36 exposed pad down package
Figure 1. Device summary
Order code
STA335BWS
STA335BWS13TR
Package
PowerSSO-36 exposed pad down
PowerSSO-36 exposed pad down
Packaging
Tube
Tape and reel
January 2008
Rev 1
1/68
www.st.com
1

No Preview Available !

Contents
Contents
STA335BWS
www.datas1heet4u.com
Description and block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.1 Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.2 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2 Connection diagram and pin description . . . . . . . . . . . . . . . . . . . . . . . 11
2.1 Connection diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.2 Pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.3 Thermal data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3 Electrical specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.1 Absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.2 Recommended operating condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.3 Electrical specifications - digital section . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.4 Electrical specifications - power section . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.5 Power-on sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.6 Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.6.1 Functional pin status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
4 Processing data paths . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5 I2C bus specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1 Communication protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1.1 Data transition or change . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1.2 Start condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1.3 Stop condition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.1.4 Data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.2 Device addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
5.3 Write operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.3.1 Byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.3.2 Multi-byte write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.4 Read operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.4.1 Current address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
5.4.2 Current address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2/68

No Preview Available !

STA335BWS
Contents
www.datasheet4u.com
5.4.3
5.4.4
5.4.5
5.4.6
Random address byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Random address multi-byte read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Write mode sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Read mode sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
6 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6.1 Configuration register A (addr 0x00) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.1.1 Master clock select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.1.2 Interpolation ratio select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.1.3 Thermal warning recovery bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
6.1.4 Thermal warning adjustment bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.1.5 Fault detect recovery bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.2 Configuration register B (addr 0x01) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.2.1 Serial audio input interface format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.2.2 Serial data interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
6.2.3 Serial data first bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
6.2.4 Delay serial clock enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
6.2.5 Channel input mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.3 Configuration register C (addr 0x02) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.3.1 DDX power output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
6.3.2 DDX compensating pulse size register . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.3.3 Over-current warning detect adjustment bypass . . . . . . . . . . . . . . . . . . 31
6.4 Configuration register D (addr 0x03) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.4.1 High-pass filter bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
6.4.2 De-emphasis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.4.3 DSP bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.4.4 Post-scale link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.4.5 Biquad coefficient link . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6.4.6 Dynamic range compression/anti-clipping bit . . . . . . . . . . . . . . . . . . . . 33
6.4.7
6.4.8
Zero-detect mute enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Miami ModeTM enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
6.5 Configuration register E (addr 0x04) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
6.5.1 Max power correction variable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
6.5.2 Max power correction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
6.5.3 Noise-shaper bandwidth selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
6.5.4 AM mode enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
6.5.5 PWM speed mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3/68

No Preview Available !

Contents
STA335BWS
www.datasheet4u.com
6.6
6.7
6.8
6.9
6.10
6.11
6.5.6 Distortion compensation variable enable . . . . . . . . . . . . . . . . . . . . . . . . 34
6.5.7 Zero-crossing volume enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
6.5.8 Soft volume update enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Configuration register F (addr 0x05) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
6.6.1 Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
6.6.2 Invalid input detect mute enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
6.6.3 Binary output mode clock loss detection . . . . . . . . . . . . . . . . . . . . . . . . 41
6.6.4 LRCK double trigger protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
6.6.5 Auto EAPD on clock loss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
6.6.6 IC power down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
6.6.7 External amplifier power down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Volume control registers (addr 0x06 to 0x0A) . . . . . . . . . . . . . . . . . . . . . 42
6.7.1 Mute/line output configuration register . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.2 Master volume register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.3 Channel 1 volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.4 Channel 2 volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
6.7.5 Channel 3 and line-output volume . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Auto mode registers (addr 0x0B and 0x0C) . . . . . . . . . . . . . . . . . . . . . . . 44
6.8.1 Automode register 1 (address 0x0B) . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
6.8.2 AutoMode register 2 (address 0x0C) . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
6.8.3 AM interference frequency switching . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
6.8.4 Bass management crossover . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Channel configuration registers (addr 0x0E to 0x10) . . . . . . . . . . . . . . . . 46
6.9.1 Tone control bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
6.9.2 EQ bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
6.9.3 Volume bypass . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6.9.4 Binary output enable registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6.9.5 Limiter select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6.9.6 Output mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Tone control register (addr 0x11) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.10.1 Tone control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Dynamics control registers (addr 0x12 to 0x15) . . . . . . . . . . . . . . . . . . . . 48
6.11.1 Limiter 1 attack/release rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.11.2 Limiter 1 attack/release threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.11.3 Limiter 2 attack/release rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
6.11.4 Limiter 2 attack/release threshold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4/68

No Preview Available !

STA335BWS
Contents
www.datasheet4u.com
6.12
6.13
6.14
6.15
6.16
6.17
User-defined coefficient control registers (addr 0x16 to 0x26) . . . . . . . . . 52
6.12.1 Coefficient address register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
6.12.2 Coefficient b1 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 52
6.12.3 Coefficient b1 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.4 Coefficient b1 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.5 Coefficient b2 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.6 Coefficient b2 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.7 Coefficient b2 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.8 Coefficient a1 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.9 Coefficient a1 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6.12.10 Coefficient a1 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.11 Coefficient a2 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.12 Coefficient a2 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.13 Coefficient a2 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.14 Coefficient b0 data register bits 23:16 . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.15 Coefficient b0 data register bits 15:8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.16 Coefficient b0 data register bits 7:0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
6.12.17 Coefficient write/read control register . . . . . . . . . . . . . . . . . . . . . . . . . . 55
6.12.18 User-defined EQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6.12.19 Pre-scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6.12.20 Post-scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6.12.21 Over-current post-scale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Variable max power correction registers (addr 0x27 to 0x28) . . . . . . . . . 59
Variable distortion compensation registers (addr 0x29 to 0x2A) . . . . . . . 59
Fault detect recovery constant registers (addr 0x2B to 0x2C) . . . . . . . . . 60
Device status register (addr 0x2D) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
EQ coefficients and DRC configuration register (addr 0x31) . . . . . . . . . . 61
7 Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.1 Application schematic and power supplies . . . . . . . . . . . . . . . . . . . . . . . . 62
7.2 PLL filter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
7.3 Typical output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
8 Package thermal characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
9 Package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5/68