IZ6451.pdf 데이터시트 (총 15 페이지) - 파일 다운로드 IZ6451 데이타시트 다운로드

No Preview Available !

IZ6450/IZ6451
БИС контроллеров матричного ЖК-индикатора
Описание
IZ6450/IZ6451 – ИМС драйверов матричного ЖКИ , предназначенные для отображе-
ния символьной и графической информации.
Драйверы генерируют сигналы управления ЖКИ, полученные из поразрядной карты
отображения данных, хранящейся во внутреннем ОЗУ.
Конструкция ИМС драйверов обеспечивает очень малую рассеиваемую мощности в
широком диапазоне рабочих напряжений.
Эти особенности предоставляют проектировщику гибкий инструментарий применения
ЖКИ малых и средних размеров для компактных, систем малой мощности.
Микросхема IZ6450A управляет 16 строками и 61 столбцом матричного ЖКИ
Микросхема IZ6451A управляет только 80 столбцами ЖКИ и работает под
управлением микросхемы IZ6450A.
Для управления ЖКИ с числом строк больше 16 (но не более 32) могут исполь-
зоваться две одинаковые микросхемы IZ6450A. При этом одна микросхема работает в
режиме «ведущий» а вторая в режиме «ведомый».
Микросхема IZ6450A работает на частоте 18кГц как от встроенного RC-
генератора (резистор внешний), так и от внешней синхронизации. Микросхема
IZ6451A работает на частоте 18кГц от внешней синхронизации.
Наиболее близкими по параметрам функциональным аналогом являются мик-
росхемы NJU6450A, NJU6451A фирмы “New Japan Radio Co”.
Микросхемы поддерживают протокол обмена данными с микропроцессорами
либо семейства 80XXX фирмы “Intel”, либо семейства 68XXX фирмы “Motorola”. Они
получают от микропроцессоров информацию, необходимую для отображения на
ЖКИ.
Микросхемы используются в разработках калькуляторов, пейджеров, записных
книжек, переводчиков и других изделий, требующих одновременное выведение на
ЖКИ графической и текстовой информации любых шрифтов.
Ред.02/23.02.2009
1

No Preview Available !

VCC
GND
OSC1
M/S
DB0 - DB7
8
A0
R/W(WR)
E(RD)
RES
Интер
фейс
микро
проце
ссора
FR OSC2
Блок
синхро-
низации
Дешиф-
ратор
команд
Ре-
гистр
С адреса
т столб-
а цов
т ОЗУ
у
с
Ре-
гистр
адре-
са
строк
ОЗ
Деши
ф-
ратор
адре-
са
столб-
цов
Защелка
данных
Регистр
адреса
Регистр
начальной
строки
Счетчик
строк
Дешифратор
адреса строк
ОЗУ дисплея
(2560 бит)
Буфер вхо-
да/выхода
Счетчик
столб-
цов
Регистр
данных
дисплея
IZ6450, IZ6451
V1,V2,V3,
5 V4,V5
Блок
драйверов
16
COM0 -
COM15
ЖК-
дисплея
SEG0 -
61 SEG60
Рис.1 Структурная схема микросхемы IZ6450А
VCC
GND
CL
FR
Блок
синхро-
низации
Регистр
начальной стро-
DB0 - DB7
8
A0
R/W(WR)
E(RD)
RES
CS
Интер
фейс
микро
проце
ссора
Дешиф-
ратор
команд
Ре-
С гистр
т адреса
а столб-
т цов
у ОЗУ
с
Регистр
адреса
строк
ОЗУ
Деши
ф-
ратор
адре-
са
столб-
Защелка
данных
Регистр
адреса
Счетчик
строк
Дешифратор
адреса строк
ОЗУ дисплея
(2560 бит)
Буфер вхо-
да/выхода
б)
Рис.2 Структурная схема микросхемы IZ6451А
Счетчик
Счетчик
столбцов
Регистр
данных
дисплея
3 V2,V3,V5
Блок
драйверов
ЖК-
дисплея
80
SEG0 –
SEG79
Ред.02/23.02.2009
2

No Preview Available !

IZ6450, IZ6451
Таблица 1 Предельные и предельно допустимые режимы эксплуатации
Наименование параметра ре-
жима, единица измерения
Буквенное
обозначе-
ние
Предельно
допустимый
режим
не менее не бо-
лее
Предельный
режим
не ме-
нее
не бо-
лее
Напряжение питания
VСС 4.5* 5.5* -0.3 7.0
низковольтной части схемы, В
2.4**
5.5**
Напряжение питания высоко-
вольтной части схемы, В
Коммутируемые уровни, В
Входное напряжение высокого
уровня, В
- на входах А0, DB0-DB7,
E(RD), R/W(WR), CS, OSC1
при VСС=от 2.4 до 4.5 В
V5
V1,V2,
V3,V4 ***
VIH1
VСС-10
V5
VСС-3.5
VСС
VСС-11
VСС-11
VСС+0.3
VСС+0.3
0.8VСС
VСС
- VCC+0.3
при VСС=от 4.5 до 5.5 В
- на входах FR, RES, CL,
OSC2, M/S
Входное напряжение низкого
уровня, В
- на входах А0, DB0-DB7,
E(RD), R/W(WR), CS, OSC1
VIH2
VIL1
VСС-2.5
0.8VСС
VСС
VСС
-0.3
-
при VСС=от 2.4 до 4.5 В
0 0.2VСС
при VСС=от 4.5 до 5.5 В
- на входах FR, RES, CL,
OSC2, M/S
Время цикла обмена по шине
данных, нс
при VCC=4.5В
VIL2
tCY
0
0
1000
0.8
0.2VСС
-
-
-
* В данном диапазоне напряжения питания гарантируются нормы электрических
параметров и функционирование микросхем.
** При данном напряжении питания гарантируется только функционирование
микросхем.
*** V5V4V3V2V1VСС
Ред.02/23.02.2009
3